Verilog. Вводная лекция.
Элемент памяти на языке Verilog
Разработка стека на языке Verilog
Соединение элементов на языке Verilog
System Verilog event regions.Как разобраться? // Данил Бычков
Verilog. Последовательностная логика.
Структурное и поведенческое описание в языке Verilog
Verilog. Комбинационная логика.
Verilog. Интерфейс UART
FPGA. Цифровая схемотехника на языке Verilog HDL